主题：高端芯片国产化封装技术上取得重大突破-请高人解读 -- 尖石
近日，一款用于计算机多CPU高速互连的高性能专用交换芯片在中国科学院微电子研究所系统封装技术研究室封装成功。实现此类高端芯片完全国产化的高密度封装，这在国内还是首次。这标志着我国不但可独立自主完成高频、高密度芯片的封装设计，而且还标志了可以依靠国内技术进行高密度低成本的封装制造。
该款芯片封装为FCBGA形式，I/O数超过1000 pin，采用6层高密度普通材料基板，封装面积为42x42平方毫米。该封装最大特点是完全国产化和低成本，采用普通材料，通过精确的设计和仿真，实现了高速信号传输。目前该产品已经通过了用户单位的DFT以及功能测试，达到设计指标，且得到了很高的评价，被认为仅用了国外封装厂一半的时间，产品整体性能全面超过国外封装厂封装的同一产品。
意义大吗？对国内的IC业有什么影响？请高人们解读。
这条新闻里面没有封装的机器图片出现啊，你搞了封装技术，起码有成品仪器出来，有产品规格描述，在哪里能买到等等东西，才能算正式了。
焊点很小阿，大约0.2mm一个直径
芯片上焊的地方被封装在里面，看不到的。
高速芯片的封装主要面对的是信号通过引线(Trace)到达外接焊点，就是那些亮亮的小点，途中因为引线的寄生电容，电感而引起的损失。一般来说具体的封装形式都是事先规定的，长，宽，焊点矩阵的大小等，都有国际标准。从芯片到这些焊点之间的引线和各层之间的材料设计就各路神仙各显其能了。因为引线多，外形小，这些引线必须走多层布线的路才能互相不交错。在速度进入GHz领域后，引线之间0.1毫米的差错都会导致信号的损失。
成功设计这样的封装，首先需要有合适的计算机模拟工具，(Simulator)，然后要有准确的材料模型，最后要有一套高速信号测试仪器，(BERT Test)，来精确测试数字信号的完整性。通常需要数个纠错的过程来最后完成设计。为了使得这个设计过程尽量的短，往往要动用精密的激光修正机来边测试，边修正。大公司往往动用十来个工科博士来完成封装设计的。
就是把管脚焊上去么? 看起来1000pin难度很大的样子
这里有一个。
http://baike.eepw.com.cn/baike/show/word/%E5%8D%8A%E5%AF%BC%E4%BD%93%E5%B0%81%E8%A3%85
看起来最主要就是焊点要小,电气性能要好,焊点看起来要小到0.001-0.01mm级别的样子,所以这个封装很困难,不知道对不对
楼主的照片是封装好后的模样，那些小点是引出脚。
芯片内核本身只有几个平方毫米，引出点在周边，封装时要先用极细的金丝把芯片引出点与引出脚的内端连起来，而且要用点焊不能用锡焊，这个密度可想而知。
连好线后再用全属或陶瓷或塑料壳罩起来，这时才是你看到的芯片。
如果封装用了国产机器，说明中国在精密机械制造上有了突破。
内部基本上是这个模样：
看起来不难的样子,我有朋友就是做这个的,焊点0.1mm肯定没问题,我觉得足够在42mm长度焊36pin了,还有什么别的障碍么?不懂的说
芯片内核（就是里面的那个小硅片）边长顶多3mm，就是我在那个图中心加的那个小方块那么大，而且它是“超过1000 pin”，不是36pin。
内部结构图不容易找，这张不知能不能看见。
可以看到，中间那个小方块就是硅片，引出端都在四边，引出线是金丝，从硅片的引出端连接到印刷线路板（就是那42x42的绿色方板）上。
在10mm左右的总边长上排焊1000个点，互相之间还不能有电气连接，这难度是相当的高。
不过这引出端也可以在硅片边缘交错排两三排，焊点难度就降低一些，也有用多层硅片的，都是为了降低引出端的密度。
36pin在现在算是很低的密度了，当年的8080、6502、8031都是40pin的，这些都不需要现在的超大规模集成电路那样用方形、低面密布引出脚的封装，两排就行了。
外形不一样，内部结构除了密度以外是一样的。
如果你能找到紫外线擦除的EPROM芯片，象27xxx系列，就能通过小窗口看见里面的结构。
这是EPROM的外形。
这两个是从某型号EPROM窗口看进去的内部结构。
Wire Bond是用金线或铝线连接硅片与封装壳。但是缺点是硅片上的连接点，Pad，必须以一定间距列在硅片的边缘。这不但要求在芯片上排列长线=占用大量面积=影响速度，而且连接点数量受到硅片大小的限制。现在的技术是用Flip Chip方法将连接点以阵列覆盖全芯片，然后用刻蚀，电镀在每个连接点上做出金属球。这些金属球与封装外壳上的连接点阵列完全一一对应并以光学方法自动对准-放下-加温焊一次完成芯片与外壳的连接，不使用金属线了。去掉金属线对于高速度IC尤其重要，绝对是封装上的革命，不然不可能有今天的500Ｍ以上的电脑CPU以及2G,3G手机。