主题：中芯国际 联合首席执行官梁孟松 可能辞任 -- 寂灭
家园 我是纯外行 我听人说是可以搞封装提高点集成度。大家可以讨论。
我离芯片最近的时候还是大学物理课做实验，像拼乐高玩具一样在一个面包板上拼出一个什么控制器。其实现在可以用这个做成小孩子的玩具，培养下一代对芯片的兴趣。
- 复 我是纯外行
家园 系统封装sip 芯片制程已经几乎达到极限，再往下做第一个问题是投资太大，盈利则集中在头部，除了台积电和三星其他几家都已经宣布不跟了，跟不起了，中芯国际出于政治考虑应该会做下去，但是光刻机很难拿到。第二个问题是性能基本上挖掘尽了，据网上说5nm的最新的麒麟芯片功耗设计很差，为了功耗只能降性能，那就失去采用先进制程的意义了。
所以sip是一个很好的发展方向，在封装里集成多个芯片，可以把数字、模拟、射频，存储等不同工艺，不同材料的晶片集成到一个封装里，形成一个系统。目前几家大的晶圆厂都在向封装方向发展，中芯国际最近也在做，这个马上要来的蒋据说很有这方面的背景。
通宝推：南宫长万,- 复 系统封装sip
家园 请教：理论上7,5,3μ功耗降低比例多少？ 假如说电压不变，PN结7变5，是不是功率变成5/7=0.7？7变3则是3/7=0.4？
家园 更小的工艺的电压更小，所以功耗低，但不是线性下降 功率等于电压乘电流，我查了一下，7nm和5nm的core电压都是0.7V，那么降功耗肯定是在电流上，静态的漏电流和动态电流都小了，这个应该是改了管子的结构，然后以更加复杂的工艺为代价的。所以每一次更新制程，同样的电路功耗大概只降低百分之十到三十吧。
另外变小的不是PN结，而是mos的栅长。现在的所谓多少nm工艺都是以栅长为指标的。
通宝推：方平,甘丹,宏寺,家园 集成电路现在都是MOS构造，哪里来PN结啊。 高精细话带来尺寸减小，功耗降低，或者是处理速度的增加，这个都是有据可查的。晶体管的高集成度会带来噪音和干扰，所以不能简单的以集成晶体管的数目来评价性能。
In mid 2020 TSMC claimed its (N5) 5nm process offered 1.8x the density of its 7nm N7 process, with 15% speed improvement or 30% lower power consumption; an improved sub-version (N5P) was claimed to improve on N5 with +5% speed or -10% power.家园 肯定有pn结 mos也是npn或者pnp的，只不过用的不是直接接触，而是用珊极电压控制沟道导通。
如果把mos的两个极短接，就是一个二极管，肯定是有pn结的。
工艺制程演进，被商业竞争，尤其是移动通信商拉的太快了，短短6年时间从28nm拉到了5nm，这样做其实并不一定好。
- 复 肯定有pn结
家园 有P有N不假，问题是没有PN结，不然就不叫做场效应管。 引用WIKI最基础的解释。
场效应管（英語：field-effect transistor，缩写：FET）是一种通过电场效应控制电流的电子元件。它依靠电场去控制导电沟道形状，因此能控制半导体材料中某种类型载流子的沟道的导电性。场效应晶体管有时被称为「单极性晶体管」，以它的单载流子型作用对比双极性晶体管。由于半导体材料的限制，以及曾经双极性晶体管比场效应晶体管容易制造，场效应晶体管比双极性晶体管要晚造出，但场效应晶体管的概念却比双极性晶体管早。
另外，你这个知识储备，就不要乱下结论了。只要能有效控制成本，良品率，发热，噪音和寿命，数字电路肯定是微细化的方向有利。
家园 有p和n接触，就有pn结 只不过mos用的不是pn结导电，用的是珊极电压控制形成的p或者n之间的沟道导电。
另外工艺是不是越小越好，良率，工艺这些还说不好。
家园 你如果这样解释的话，那么你如何解释你原来的这句话呢。 另外变小的不是PN结，而是mos的栅长你把MOS的构成看成是PN结的话，那么MOS的栅长恰恰与你所谓的PN结的尺寸有关，不是吗？尽管你也知道，MOS构造PN结纯属挂名，根本不工作，上面的N沟或者P沟才是基本。
可以流片，可以量产，肯定要保证良品率和工艺稳定度的，别人不傻，不会搞手工打造的红旗轿车的。
家园 技术细节请去技术论坛，我只是大概说说 我那句话只是强调栅长。你要硬是严格的来说，mos的pn结其实是参与工作的，因为你要维持衬底反偏，不然是不能导电的，另外关断的时候不导电也是因为有pn结阻挡啊，1是工作状态，0也是啊。
工艺越复杂肯定越难保证良率和稳定啊，尤其是大干快上。
家园 这个core电压指的是？ 这个core电压指的是三极管阈值电压还是芯片的电源电压？
如果阈值电压还是0，7那功耗基本下降不了多少。
我觉得工艺做到5nm就差不多了，1nm这种就是工艺能达到的理论值，沟道宽度不可能真的做到10nm以下，良率和可靠性都无法保证，能做到100nm以下就很牛了。现阶段跟台积电对飙工艺极限只有宣传意义。
家园 是电源电压 现在的数字工艺都是mos场效应管，没有三极管的。阈值电压会比较小，0.2v吧。
现在宣传的多少纳米是指栅长，这个是能做小的，所以单位面积的晶体管数量可以更多。晶体管上面的金属互联线还是做不小。
个人认为10到16nm就差不多了。
家园 谢。
家园 可能是梁自己想走，找个幌子掩饰真实原因 梁当年从台积电出走后，最大的愿望应该是在其他地方干出一番事业，超过台积电，辗转多次最终选择了中芯国际，这是唯一有可能帮助他实现人生目标的地方。可现在中芯国际被美国制裁，10年内拿不到EUV光刻机，梁继续留在中芯还有什么意义？
中芯董事们怕是早就知道了梁的想法，没办法挽回了，才把蒋尚义请来，至少可以靠蒋尚义的牌面来稳住台干，别都跟着梁跑了，要是被梁带走100个200个台干，中芯就完了。
就看接下来梁会去哪，如果去了格罗方德或者台联电，那就证明梁是因为中芯被制裁拿不到EUV光刻机才出走的
匿名 确实很早就有这样的猜测了 中芯转型和梁孟松借机脱离。
梁侧重晶圆代工的制程技术。当初与台积电搞成冤家，之后在三星和中芯都是直接主攻制程，以台积电为竞争目标。
蒋侧重芯片封装，明确说过不和台积电竞争，双方关系不错。当初武汉弘芯想做晶圆代工，多次邀请他是拒绝的。后来武汉弘芯说要转型类似IDM的集成模式，不与台积电存在竞争关系他才加入了。
中芯遭遇美国制裁后，可见的近年内超越台积电无从说起。梁对中芯失去盼头，借机离开也在意料之中。而中芯既然决定转型，引入蒋这样热衷“芯粒”集成模式的进来同样不难猜到。蒋和国内一些集成电路方面的大佬都认为芯粒Chiplet是延缓摩尔定律失效、放缓工艺进程时间、支撑半导体产业继续发展的有效方案。
而放弃以制程进步为核心的理念，这其实更多的是赵国伟的意思吧。个人觉得这个方向应该建立在制程潜力发挥的基础上，否则变成格罗方德那样就不好了…